Đồ án Stopwatch (AMS): Khi sinh viên FPT Jetking kết hợp thiết kế vi mạch số và Analog Mixed Signal trong một dự án FPGA

Không phải mọi dự án thiết kế vi mạch đều bắt đầu từ những hệ thống phức tạp. Đôi khi, một bài toán quen thuộc như chiếc đồng hồ bấm giờ (Stopwatch) lại trở thành môi trường lý tưởng để sinh viên tiếp cận những kiến thức nền tảng và quan trọng nhất của ngành bán dẫn. Từ việc xử lý tín hiệu số, thiết kế kiến trúc hệ thống, lập trình HDL đến mô phỏng transistor-level, tất cả đều được tích hợp trong một đồ án hoàn chỉnh.

Dự án “STOPWATCH (AMS)” là đồ án kỳ 3 ngành Thiết kế vi mạch bán dẫn tại FPT Jetking lớp C1.2503.E1, được thực hiện bởi nhóm sinh viên:

• Nguyễn Vũ
• Nguyễn Kim Ngân
• Lê Hồ An Khương
• Nguyễn Phú Quý
• Nguyễn Hữu Hoàng Kiệt

Khác với những dự án chỉ tập trung vào một khía cạnh của thiết kế chip, Stopwatch (AMS) được xây dựng theo định hướng tích hợp giữa Digital Design và Analog Mixed Signal (AMS), giúp sinh viên từng bước làm quen với quy trình phát triển hệ thống vi mạch hiện đại.

Từ một chiếc đồng hồ bấm giờ đến bài toán thiết kế hệ thống vi mạch hoàn chỉnh

Một chiếc đồng hồ bấm giờ tưởng chừng đơn giản nhưng lại bao gồm rất nhiều khối chức năng quan trọng trong thiết kế hệ thống số như Clock Divider, Counter, Finite State Machine (FSM), Synchronizer, Debounce hay Display Driver. Đây đều là những kiến thức nền tảng mà bất kỳ kỹ sư thiết kế vi mạch nào cũng cần nắm vững.

Chính vì vậy, nhóm sinh viên đã lựa chọn đề tài Stopwatch (AMS) với mong muốn vận dụng đồng thời kiến thức về thiết kế mạch số, lập trình HDL và quy trình thiết kế vi mạch hiện đại vào một bài toán thực tế.

Đặc biệt hơn, dự án còn tạo cơ hội để sinh viên tiếp cận thiết kế transistor ở một số khối chức năng quan trọng, từ đó hiểu rõ hơn sự liên kết giữa Digital IC Design và Custom IC Design trong quy trình phát triển chip hiện đại.

Thông qua dự án, sinh viên không chỉ xây dựng một hệ thống đồng hồ bấm giờ hoàn chỉnh mà còn được tiếp cận tư duy thiết kế theo kiến trúc phân cấp (Hierarchical Design) – phương pháp được ứng dụng rộng rãi trong các hệ thống FPGA, ASIC và SoC hiện nay.

Thiết kế đồng hồ bấm giờ với độ chính xác 0,01 giây trên FPGA

Mục tiêu của dự án là xây dựng thành công hệ thống đồng hồ bấm giờ số có độ phân giải 0,01 giây cùng các chức năng phổ biến như Start, Stop, Pause/Resume và Reset.

Để hiện thực hóa mục tiêu đó, toàn bộ hệ thống được xây dựng theo quy trình RTL Design hoàn chỉnh với các module độc lập như Synchronizer, Debounce, Edge Detector, FSM Controller, Tick Generator, Time Counter và Display Driver. Việc phân chia hệ thống thành nhiều module giúp nhóm dễ dàng kiểm thử, nâng cấp cũng như tối ưu thiết kế trong quá trình phát triển sản phẩm.

Bên cạnh việc thiết kế các khối RTL bằng Verilog/SystemVerilog, nhóm còn thực hiện mô phỏng và kiểm chứng chức năng bằng Testbench trước khi triển khai thực tế trên FPGA. Đây là quy trình làm việc quen thuộc trong môi trường thiết kế vi mạch chuyên nghiệp nhằm đảm bảo tính chính xác của hệ thống trước khi đưa vào triển khai phần cứng.

Kết hợp giữa Digital Design và Analog Mixed Signal trong cùng một đồ án

Điểm tạo nên sự khác biệt của Stopwatch (AMS) nằm ở việc nhóm đã mạnh dạn kết hợp thiết kế Digital Design với Analog Mixed Signal trong cùng một dự án.

Nếu các module xử lý hệ thống được xây dựng theo phương pháp RTL Design, thì khối Edge Detector lại được thiết kế ở mức transistor bằng các cổng logic CMOS và kiểm chứng thông qua NGSpice cùng Cadence Virtuoso. Song song đó, nhóm còn xây dựng các Standard Cell cơ bản như Inverter, NAND, AND và D Flip-Flop phục vụ cho quá trình thiết kế AMS.

Việc triển khai song song hai hướng thiết kế giúp sinh viên hiểu rõ hơn cách một hệ thống vi mạch được hình thành từ mức transistor cho đến khi trở thành một hệ thống số hoàn chỉnh trên FPGA.

Không chỉ dừng lại ở việc viết mã HDL, sinh viên còn được tiếp cận với tư duy thiết kế phần cứng hiện đại khi phải giải quyết những bài toán thực tế như xử lý hiện tượng Button Bouncing, đồng bộ tín hiệu bất đồng bộ nhằm tránh lỗi metastability hay thiết kế Tick Generator tạo xung 100 Hz từ clock hệ thống 100 MHz.

Hành trình giải quyết những thách thức của thiết kế phần cứng

Một trong những thách thức lớn nhất của dự án nằm ở việc xử lý tín hiệu nút nhấn. Chỉ một lần nhấn nhưng hệ thống có thể nhận diện thành nhiều lần kích hoạt nếu không xử lý tốt hiện tượng dội phím. Để giải quyết bài toán này, nhóm đã thiết kế Synchronizer và Debounce nhằm lọc nhiễu tín hiệu, đồng thời sử dụng Edge Detector để tạo xung điều khiển chỉ trong một chu kỳ clock.

Bên cạnh đó, việc thiết kế bộ đếm thời gian với độ phân giải chính xác 10 ms cũng đòi hỏi sự tính toán cẩn thận trong quá trình xây dựng Tick Generator. Nhóm đã tiến hành kiểm thử từng module độc lập trước khi tích hợp thành hệ thống hoàn chỉnh nhằm đảm bảo tính ổn định khi vận hành trên FPGA.

Có những thời điểm cả nhóm dành nhiều giờ chỉ để kiểm tra khả năng chống dội phím của hệ thống. Khoảnh khắc đồng hồ bấm giờ hoạt động chính xác sau mỗi lần nhấn nút hay khi kết quả mô phỏng transistor-level trên NGSpice cho ra tín hiệu trùng khớp với mô phỏng RTL đã trở thành những dấu mốc đáng nhớ trong hành trình thực hiện đồ án.

Giá trị mà dự án mang lại cho sinh viên

Thông qua dự án Stopwatch (AMS), sinh viên không chỉ hiểu rõ hơn quy trình thiết kế một hệ thống số theo phương pháp RTL mà còn được tiếp cận với thiết kế transistor CMOS và quy trình mô phỏng Analog Mixed Signal.

Quá trình xây dựng sản phẩm giúp nhóm nâng cao kỹ năng thiết kế FSM, Counter, Driver cho LED 7 đoạn, đồng thời rèn luyện khả năng phân tích waveform, debug hệ thống và kiểm chứng thiết kế trên phần cứng thực tế.

Đặc biệt, việc làm việc trong một dự án tích hợp nhiều công nghệ khác nhau còn giúp sinh viên phát triển tư duy làm việc nhóm, kỹ năng quản lý tiến độ cũng như khả năng phân chia công việc trong môi trường phát triển sản phẩm công nghệ.

Chia sẻ về trải nghiệm của mình, đại diện nhóm cho biết:

“Thông qua dự án Stopwatch (AMS), chúng em không chỉ học cách xây dựng một hệ thống số hoàn chỉnh mà còn được trải nghiệm thiết kế transistor và mô phỏng ở mức phần cứng. Đây là lần đầu tiên cả nhóm hiểu rõ sự liên kết giữa thiết kế RTL và thiết kế vật lý trong quy trình phát triển vi mạch.”

Theo đánh giá của giảng viên, Stopwatch (AMS) là một đồ án có tính thực tiễn cao khi kết hợp hiệu quả giữa thiết kế số và Analog Mixed Signal trong cùng một hệ thống. Nhóm đã triển khai đầy đủ các bước từ mô phỏng RTL, mô phỏng transistor-level đến triển khai thực tế trên FPGA với cấu trúc module rõ ràng và thuận lợi cho việc kiểm thử.

Trong tương lai, dự án có thể được mở rộng với nhiều tính năng nâng cao như Lap Time, Countdown Timer hoặc tích hợp giao tiếp UART nhằm gia tăng khả năng ứng dụng của sản phẩm.

Học thiết kế vi mạch bằng tư duy “làm thật”

Tại FPT Jetking, sinh viên không chỉ học cách viết Verilog hay thiết kế FPGA mà còn được tiếp cận với quy trình phát triển sản phẩm theo định hướng của ngành công nghiệp bán dẫn. Mỗi đồ án đều là cơ hội để người học chuyển hóa kiến thức lý thuyết thành những sản phẩm công nghệ có khả năng vận hành thực tế.

Stopwatch (AMS) là minh chứng cho tinh thần học thông qua dự án tại FPT Jetking, nơi sinh viên được trải nghiệm từ thiết kế hệ thống số, mô phỏng transistor-level cho đến triển khai phần cứng trên FPGA. Đó cũng chính là những bước đi đầu tiên giúp người học từng bước làm chủ công nghệ lõi trong lĩnh vực thiết kế vi mạch bán dẫn của kỷ nguyên số.

Giảng viên Trương Huy Hoàng