Sinh viên FPT Jetking thiết kế và tích hợp thành công bộ nhớ SRAM 64×32 vào bộ xử lý RISC-V trên nền Sky130 PDK, triển khai đầy đủ quy trình thiết kế ASIC từ RTL đến GDSII theo chuẩn công nghiệp.

Từ ý tưởng đến một con chip hoàn chỉnh

Một con chip được tạo ra như thế nào? Đó là câu hỏi mà bất kỳ kỹ sư thiết kế vi mạch nào cũng sẽ phải đi tìm lời giải. Đằng sau những bộ vi xử lý chỉ vài centimet vuông là hàng nghìn giờ thiết kế, mô phỏng, kiểm chứng và tối ưu trước khi có thể được sản xuất trong thực tế.

Với đồ án học kỳ 3 mang tên “Integration of a 64×32 SRAM into a RISC-V Processor”, nhóm sinh viên gồm Nguyễn Thanh Hào, Nguyễn Thị Thu Thủy, Châu Chí Luân và Dương Minh An – lớp C1.2503.E1, Chương trình Thiết kế Vi mạch bán dẫn quốc tế tích hợp AI tại FPT Jetking đã có cơ hội trải nghiệm toàn bộ quy trình phát triển một hệ thống vi xử lý hiện đại.

Không chỉ thiết kế bộ xử lý RISC-V bằng Verilog HDL, nhóm còn phát triển thành công bộ nhớ SRAM theo phương pháp Full-Custom và tích hợp vào hệ thống xử lý hoàn chỉnh theo quy trình thiết kế ASIC chuẩn công nghiệp từ RTL đến GDSII trên nền công nghệ Sky130 PDK.

Khi sinh viên FPT Jetking không chỉ học thiết kế chip

Trong kiến trúc của một bộ vi xử lý hiện đại, SRAM đóng vai trò đặc biệt quan trọng khi quyết định trực tiếp đến khả năng truy xuất dữ liệu và hiệu năng hoạt động của toàn hệ thống. Đây cũng là thành phần xuất hiện trong hầu hết các SoC và bộ xử lý được sử dụng ngày nay.

Thay vì lựa chọn xây dựng các module độc lập, nhóm sinh viên quyết định đặt ra một bài toán khó hơn: thiết kế bộ xử lý RISC-V RV32I đơn chu kỳ và tích hợp bộ nhớ SRAM do chính mình phát triển để tạo thành một hệ thống hoàn chỉnh.

Điểm đặc biệt của đồ án nằm ở việc nhóm đã đồng thời tiếp cận ba phương pháp thiết kế ASIC phổ biến gồm Full Custom, Semi-Custom và Application Specific Macro (ASM). Đây cũng chính là quy trình được áp dụng tại nhiều doanh nghiệp thiết kế chip hiện nay.

Thông qua dự án, sinh viên không chỉ học cách thiết kế từng khối chức năng riêng lẻ mà còn hiểu được tư duy tích hợp hệ thống (System Integration), một năng lực quan trọng của kỹ sư thiết kế vi mạch.

Đi từ RTL đến GDSII – Hành trình thiết kế một hệ thống ASIC hoàn chỉnh

Khác với những bài tập lập trình thông thường, dự án được triển khai theo quy trình thiết kế ASIC đầy đủ với nhiều công đoạn khác nhau.

Nhóm bắt đầu từ việc xây dựng bộ xử lý RISC-V RV32I bằng Verilog HDL với các thành phần như Program Counter, Register File, ALU, Instruction Memory và Data Memory. Toàn bộ thiết kế được kiểm chứng ở mức RTL trước khi bước sang giai đoạn Physical Design.

Song song đó, nhóm tiến hành thiết kế bộ nhớ SRAM 64×32 từ mức transistor với Bitcell 6T cùng các mạch ngoại vi như Pre-charge Circuit, Write Driver, Sense Amplifier và Read Buffer. Sau khi hoàn thành schematic và layout, SRAM tiếp tục được kiểm chứng thông qua các bước DRC, LVS, PEX và Post-layout Simulation trước khi đóng gói thành Hard Macro phục vụ tích hợp hệ thống.

Bước cuối cùng cũng là phần thách thức nhất của dự án chính là tích hợp SRAM Macro vào bộ xử lý RISC-V thông qua Data Memory Subsystem. Nhóm đã xây dựng cơ chế điều khiển truy cập SRAM và xử lý Stall nhằm đảm bảo CPU và bộ nhớ hoạt động đồng bộ.

Toàn bộ hệ thống tiếp tục trải qua các bước Logic Synthesis, Floorplanning, Placement, Clock Tree Synthesis (CTS), Routing, Static Timing Analysis (STA) và Sign-off trước khi hoàn thiện quy trình RTL-to-GDSII.

Những bài học lớn đến từ những lỗi nhỏ

Đối với nhóm sinh viên, khó khăn lớn nhất của dự án không nằm ở việc viết hàng nghìn dòng mã Verilog, mà đến từ việc đảm bảo tất cả các khối chức năng có thể “giao tiếp” chính xác với nhau.

Việc thiết kế SRAM theo phương pháp Full-Custom đòi hỏi độ chính xác tuyệt đối giữa schematic, layout và các kết quả mô phỏng sau layout. Chỉ một lỗi nhỏ trong DRC hoặc LVS cũng có thể khiến toàn bộ thiết kế phải thực hiện lại.

Bên cạnh đó, nhóm còn phải làm việc với nhiều công cụ thiết kế vi mạch mã nguồn mở như Xschem, NGSpice, Magic, Netgen, Yosys và OpenROAD. Mỗi công cụ đảm nhận một vai trò khác nhau trong quy trình thiết kế ASIC, đòi hỏi sinh viên phải hiểu rõ mối liên hệ giữa các bước triển khai.

Để giải quyết bài toán này, nhóm lựa chọn chia nhỏ dự án thành nhiều module độc lập nhằm kiểm thử trước khi tích hợp toàn hệ thống. Việc kiểm chứng được thực hiện xuyên suốt ở cả ba cấp độ gồm RTL, Gate-level và Physical Design nhằm đảm bảo độ chính xác của sản phẩm cuối cùng.

Khoảnh khắc đáng nhớ khi bộ xử lý lần đầu tiên truy xuất dữ liệu thành công

Có lẽ khoảnh khắc đáng nhớ nhất của dự án chính là khi bộ xử lý RISC-V lần đầu tiên thực hiện thành công thao tác đọc và ghi dữ liệu với SRAM Macro do chính nhóm thiết kế.

Sau nhiều lần xử lý các lỗi DRC, LVS và tối ưu timing, toàn bộ hệ thống đã hoạt động chính xác theo thiết kế ban đầu. Đây cũng là thời điểm đánh dấu việc hoàn thiện toàn bộ quy trình tích hợp từ bộ xử lý, bộ nhớ đến Physical Design trên cùng một hệ thống.

Chia sẻ về dự án, đại diện nhóm cho biết:

“Thông qua dự án Integration of a 64×32 SRAM into a RISC-V Processor, chúng em không chỉ học cách thiết kế từng khối chức năng riêng lẻ mà còn hiểu được quy trình tích hợp để tạo nên một hệ thống vi xử lý hoàn chỉnh. Đây là trải nghiệm rất gần với quy trình phát triển chip trong thực tế.”

Làm chủ công nghệ lõi từ những đồ án thực chiến

Theo đánh giá của giảng viên, đây là một đồ án có chất lượng chuyên môn cao khi bao quát nhiều lĩnh vực quan trọng trong thiết kế ASIC hiện đại như thiết kế số, thiết kế bộ nhớ, Physical Design và tích hợp hệ thống.

Dự án không chỉ thể hiện khả năng triển khai đầy đủ quy trình RTL-to-GDSII của nhóm sinh viên mà còn cho thấy năng lực nghiên cứu, tư duy hệ thống và khả năng làm việc với các công cụ thiết kế chip chuẩn công nghiệp. Trong tương lai, hệ thống hoàn toàn có thể được mở rộng để hỗ trợ Pipeline Processor, Cache Memory hoặc tiếp tục tối ưu diện tích, công suất tiêu thụ và timing nhằm đáp ứng những yêu cầu của các dự án ASIC quy mô lớn hơn.

Từ một đồ án học kỳ, nhóm sinh viên đã đi qua hành trình mà bất kỳ kỹ sư thiết kế chip nào cũng phải trải nghiệm: từ việc thiết kế từng transistor trong bộ nhớ SRAM cho đến tích hợp chúng thành một hệ thống vi xử lý hoàn chỉnh. Đó cũng chính là tinh thần đào tạo mà FPT Jetking theo đuổi – học đi đôi với thực hành, làm chủ công nghệ lõi và sẵn sàng bước vào môi trường thiết kế vi mạch chuyên nghiệp.

Giảng viên Trương Huy Hoàng